IMC-Hall® 电流检测
本文主要介绍 IMC-Hall 技术的基础知识以及该技术为电流检测带来的优势。该技术基于霍尔效应原理，您可以点击此处详细了解该原理（什么是霍尔效应？）
IMC-Hall 检测技术
IMC-Hall 简介
霍尔效应技术已广泛应用于电流检测、磁位置检测和地磁场传感器（也称为电子罗盘）领域。霍尔效应技术的优势在于可以集成到标准 CMOS 工艺中，成为了一种颇具成本优势的检测技术。
Melexis 还拥有专有的集磁点 (IMC) 技术，使用高性能硅霍尔片进行测量，将局部的水平磁场 (Bx) 转换为垂直分量 (Bz)。
该动画展示了电流流过铜排时产生的磁场线，演示不同部位对磁场线产生的影响：
-
屏蔽罩主要用于将磁场集中在一个区域内。
-
集磁点（来自芯片）使磁力线“弯曲”并集中，便于水平霍尔板（来自芯片）检测
图中的示例只关注集磁点本身，展示了集磁点的工作原理（黄色圆盘表示集磁点）
集磁点不仅可以提高灵活性，还具有磁增益与尺寸成正比的直接优势。
IMC-Hall 与机械装配误差
当涉及到电流检测时，机械设计在检测技术的选择中起着重要作用。导流体相对于传感器芯片的位置有多种可能性，这正是 IMC-Hall® 技术相比传统基于磁芯解决方案带来诸多优势。
首先，电流导体（也可以嵌入 PCB）、PCB 和传感芯片可实现高效紧凑的垂直堆叠。这对于在大尺寸 PCB 上搭载电流传感器芯片以及其他组件的嵌入式应用而言格外实用。该技术可简化组装过程，这在中间组装过程中体现的尤为明显。
其次，该技术检测方向平行于芯片，芯片可以采用表面贴片式封装。这可简化 PCB 封装过程，从而节省成本。
相比之下，基于磁芯的技术则需要采用通孔式封装，并不适合垂直堆叠。采用该技术的厂商试图引入成本更高的引脚弯折技术，实现芯片的表面贴片式封装。有时，塑料支架甚至需要达到更高的抗机械振动性。振动可以看作是一种机械设计因素，会影响电流测量相关的磁信号。 从机械设计的角度考虑，IMC-Hall 技术是一种更为可靠的解决方案。
有关详细信息，请参阅 Melexis 参考设计指南
集磁点尺寸
IMC-Hall® 传感器芯片有 4 种不同的版本/尺寸，覆盖广泛的灵敏度和磁场范围：低磁场 (LF)、高磁场 (HF)、超高磁场 (VHF) 和极高磁场 (XHF)。
最大的集磁点 (LF) 具有强磁增益，非常适合需要高磁灵敏度（高达 700 mV/mT）的低电流应用。最小的集磁点 (XHF) 可线性检测高达 ±90 mT 的强磁场，适用于具有极高功率密度的电流检测应用。
| 集磁点类型 | 电流范围 |
| LF（低磁场） | [0A – 200A] |
| HF（高磁场） | [100A – 700A] |
| VHF（超高磁场） | [200A – 1400A] |
| XHF（极高磁场） | [500A – 2000A] |
不同尺寸的集磁点将磁场信号转换为电流范围的能力，很大程度上取决于屏蔽罩的尺寸。结合宽度达 30 mm 的屏蔽罩数据，我们可以定义每种集磁点的电流范围。
屏蔽罩几何结构术语：
L = 长度
W = 宽度
T = 厚度
H = 高度
抗杂散磁场干扰
杂散磁场
磁传感器芯片设计面临着诸多挑战，其中之一是保证芯片的输出与待测电流产生的磁感应强度成正比，同时对周围其他磁场（即“杂散磁场”）的免疫能力尽可能强。这是因为传感器芯片沿单轴测量磁场，无法区分磁场源。杂散磁场可能源自附近流过的其他电流（即串扰）、附近的永磁体，以及影响程度很小的地磁场。只能通过合理而巧妙的设计尽可能降低它们对传感器芯片产生干扰。影响设计的考量因素包括：
1) 避免杂散磁场干扰
使杂散磁场源尽可能远离传感器芯片。磁场衰减与距离成反比（根据毕奥-萨伐尔定律）。这种方法行之有效，但是在实际的设计过程中，小型化和紧凑型的需求会给结构的设计上带来一定的挑战。
杂散磁场的来源有多种，其中一种可能是邻近的铜排。下图显示了传感器芯片测得的邻近铜排产生的磁场强度。将铜排放置在距离传感器芯片 20 mm 到 170 mm 的位置，然后分别将传感器芯片放在最佳位置以及最佳位置上方 1 mm 处，完成两次模拟。
使用其他尺寸的屏蔽罩时，也会得到类似的结果。
从图中可以清楚地看出，磁感应强度呈指数下降。传感器芯片在屏蔽罩中的位置越高，对外部磁场的灵敏度就越高（红线从绿线上方开始）。因此，建议尽可能将传感器芯片放置在屏蔽罩内较低的位置，并尽可能远离相邻铜排或其他任何杂散磁场源。此外，还要了解杂散磁场会导致哪类误差。
- 随机杂散磁场会导致偏移误差 - 如果测量 0 A 或 1000 A 电流，杂散磁场误差将保持不变。
- 但是，如果杂散磁场是由相邻铜排产生的，则可能不是偏移误差。如果相邻铜排的电流与待测电流相关联（例如 U 形铜排），杂散磁场误差将与电流成正比，从而导致灵敏度误差（即在 0 A 时生成 0 mT 杂散磁场）。
2) 抑制杂散磁场干扰
使用尽可能窄的铁磁屏蔽罩，这样会起到双重作用：
- 首先，可以让传感器采集到更强的信号，从而提高信号与外部杂散磁场的比率。
- 其次，气隙越窄，抗杂散磁场干扰的能力越强。相比低磁导率（或高磁阻）气隙，杂散磁场更易通过磁导率高的屏蔽罩，从而避免了对传感器芯片的干扰。
参数屏蔽系数 (SF) 可用于量化对外部杂散磁场的抗干扰能力。系数越大，抗杂散磁场干扰能力越强。该系数定义为，外部施加的均匀磁场 (Bext) 与传感器芯片测得的衰减磁场 (Bint) 之比。工业中使用的典型（代表性）杂散磁场强度为 1.25 mT，是在 1000 A/m 条件下产生的 (ISO 11452-8)。本质上，它取决于系统以及根据第一段中所述的杂散磁场源选择的抗干扰方法。
请注意，此处不涉及电流，我们只关注杂散磁场及其影响。SF 为 10 表示传感器芯片测得的磁场强度是环境中磁场强度的十分之一。
本图展示了使用尽可能窄的屏蔽罩的重要性，有时必须减小局部铜排的宽度。这种几何形状（见右图）称为颈缩，它可以通过两种方式提高传感器芯片性能：
- 芯片感应到更强的信号磁场，从而增大信噪比 (SNR)
- 更有效地屏蔽杂散磁场。
因此，Melexis 建议使用宽度为 12 mm 或 15 mm 的屏蔽罩。
机构装配误差和组装
机械装配误差
组装过程中，位移的偏差会引入测量误差（也称为静态误差），这种误差可以被补偿，但动态误差无法补偿。IMC-Hall 技术是应对机构装配误差最可靠的开环霍尔解决方案。
上表展示了 X、Y 和 Z 三个方向上误差的近似值。从表中可以清楚地看到，屏蔽长度 (Y) 是最不敏感的方向，而最敏感的是屏蔽高度 (Z) 方向。沿 Y 轴和 X 轴的误差为 3 倍关系，沿 Y 轴和 Z 轴的误差为 15 倍之多。根据数据可以作出合理假设，Y 轴误差是 X 轴误差的 3 倍，Y 轴误差是 Z 轴误差的 15 倍。
| 方向 | 数值 |
| X | 约 0.6 %/mm |
| Y | 约 0.2 %/mm |
| Z | 约 3.5 %/mm |
换句话说，Z 轴产生 0.1 mm 位移，会导致 Y 轴产生 1.5 mm 的位移，引起的误差相似。
由此可见，IMC-Hall 技术能够可靠地应对 X 和 Y 轴方向的机械装配误差。为优化设计，建议将固定螺丝放在靠近传感器芯片和屏蔽罩组件的位置，增强 Z 轴固定效果。
机械装配
为达到最佳实践，请访问 PCB 封装页面，查阅在 PCB 上组装芯片的相关指南
模块校准
Melexis 提供具有多种不同标准灵敏度（以 mV/mT 表示）的磁校准芯片。大多数情况下，这些标准版本可以直接使用，不需要执行任何 EOL（生产线最后阶段）校准。
同时可进一步补偿，提高最终精度：
- 通过 PTC-04 执行 EOL 校准
施加两个电流（例如 0 A 和一个正电流）后，PTC-04 编程器通过更新芯片 EEPROM 对芯片进行重新校准。 - 通过微控制器执行校准
施加两个电流（例如 0 A 和一个正电流）后，微控制器可以校正传感器芯片测量值的偏移和斜率。这是消除模块误差（组装、屏蔽罩材料误差等）的常用方法。此外，您还可以根据芯片输出电压计算测得的电流，而无需进行 EOL 校准。
了解详细信息：校准和编程文档
评估套件
Melexis 提供专用开发套件 (DVK)：DVK-IMC-Hall-Shield。该套件提供评估 IMC-Hall 电流传感器芯片所需的所有组件。
了解详细信息，请参阅评估套件文档
